# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(51)Int.Cl.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-089303

(43) Date of publication of application: 09.04.1993

G06F 3/08

G06K 17/00

(21)Application number: 03-021080

(71)Applicant: TOPPAN PRINTING CO LTD

(22)Date of filing:

14.02.1991

(72)Inventor: ::HIRANO SEIJI

TAKAHASHI MASASHI


YORIMOTO GIICHI

# (54) **IC CARD**

# (57)Abstract:

PURPOSE: To easily deal with even the application of a different address system by providing attribute information for identifying the address system for every address space, and controlling output by a control means in conformity to the address system corresponding to the attribute information.

CONSTITUTION: The address space defined for every storage area divided into one or more parts is provided, and every address space is provided with the attribute information (b) to identily the address system. In regard to an IC card for instance, three route directories RT1 to RT3 are constituted under a system directory SD, and file control is executed. The directories TR1 to TR3 are an area where the file of a physical system is controlled,



the area where the file of a logical address system is controlled, and the area where the file of a record control system is controlled respectively. Then, in the case that an application side accesses the storage means (a), the control means (c) mounted on the IC card controls input/output in conformity to the address system corresponding to the attribute information (b).

### LEGAL STATUS

[Date of request for examination] 20.12.1994

[Date of sending the examiner's decision of 15.10.1996

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number] 3007425

[Date of registration] 26.11.1999

[Number of appeal against examiner's 08-19069

decision of rejection]

[Date of requesting appeal against examiner's 14.11.1996

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平5-89303

(43)公開日 平成5年(1993)4月9日


(51) Int.Cl. <sup>5</sup>	<b>識別記号</b> 庁	内整理番号 FI	技術表示箇所
G06K 19/07 G06F 3/08	C 716	65-5B	
		•	
G06K 17/00		23-5L	*
G11C 7/00		23-5L	
	862	23-5L G 0	6 K 19/00 N
	•		審査請求 未請求 請求項の数1(全 15 頁)
(21)出願番号	<b>特願平3-21080</b>	(71)出	<b>I願人 000003193</b>
			凸版印刷株式会社
(22)出顧日	平成3年(1991)2月14	日	東京都台東区台東1丁目5番1号
		(72)発	野者 平野 誠治
	ī		東京都台東区台東一丁目5番1号 凸版印
•			刷株式会社内
		(72)発	明者 高橋 正志
			東京都台東区台東一丁目5番1号 凸版印
•			刷株式会社内
		(72)発	<b>港明者 寄本 義一</b>
,	•		東京都台東区台東一丁目5番1号 凸版印
			刷株式会社内
		(74) (7	代理人 弁理士 志賀 正武 (外2名)
		į.	

#### (54) 【発明の名称】 I Cカード

#### (57) 【要約】

[目的] アドレス方式が異なるアプリケーションに対しても容易に対応することができる I Cカードを実現する。

【構成】 I Cカードの記憶手段を少なくとも1つ以上に分割し、この分割された記憶領域毎にアドレス空間を定義する。そして、このアドレス空間毎に各種アドレス方式を識別するための属性情報を設ける。アプリケーション側がこの記憶手段にアクセスする際には、I Cカードに搭載される制御手段が前記属性情報に対応したアドレス方式に従って入出力制御を行う。



1

#### 【特許請求の範囲】

【請求項1】 少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、前配アドレス空間毎にアドレス方式を識別する属性情報を設けた記憶手段と、

前記属性情報に対応したアドレス方式で入出力制御する 制御手段とを具備することを特徴とするICカード。

#### 【発明の詳細な説明】

【産業上の利用分野】この発明は、記憶領域でのアドレス方式が異なるアプリケーションを利用可能とするIC 10カードに関する。

#### [0001]

【従来の技術】周知のように、近年、いわゆるICカードと総称するカードが多方面に採用されており、例えばパンクカード、IDカード、クレジットカード等にCPU、メモリを内蔵したICカードや、電子手帳または携帯型のパーソナルコンピュータ等の外部記憶装置として単にデータを記憶するメモリだけを搭載したICメモリカードが使われている。

【0002】この種のカードに搭載される記憶手段とし 20 では、ROM、E<sup>2</sup> PROM等の不揮発性メモリ、或いはDRAM、SRAM等の揮発性メモリが用いられている。特に、CPU、メモリを内蔵したICカードでは、1チップ上に両者を組込形成したマイクロプロセッサが多用されている。このようなICカードは、カードリーダライタを介してデータの授受を行うものであり、それぞれICカードのメモリへのアクセスは、内蔵のCPUにより行われ、メモリカードのメモリへのアクセスは、端末側のCPUにより行われるようになっている。

【0003】このアクセスの際には、所定のメモリアド レス方式に応じたデータの読み出しおよび書込みがなさ れる。このアドレス方式には、論理アドレス方式、物理 アドレス方式およびレコード管理方式がある。まず、こ の論理アドレス方式とは、メモリを管理するソフトウェ アにおいて定義された相対アドレスによって、当該メモ リのアドレス空間を規定し、この相対アドレスに基づい て所定の記憶エリアにアクセスするようにした方式であ る。なお、この相対アドレスは、所定の変換テーブルに より実際のメモリアドレス(絶対アドレス)に変換され る。物理アドレス方式とは、上記絶対アドレスでアドレ ス空間を規定し、この絶対アドレスに基づいて所定の記 **億エリアにアクセスする方式である。レコード管理方式** とは、メモリ上の記憶エリアを所定データ長毎のレコー ドに区分し、区分したレコードを識別するレコード番号 またはレコードポインタを用いて記憶エリアを管理する 方式である。故に、データの授受を行う場合には、適用 されるカードのアドレス方式に準拠したアプリケーショ ンを具備し、それに基づいてデータの読み出し、書込み とを行うように構成されている。

[0004]

2

【発明が解決しようとする課題】ところで、従来のICカードおいては、上述した各種アドレス方式のいずれかによってメモリの記憶エリアが管理されており、これら各アドレス方式に対応するアプリケーションが種々混在した状況下にある。したがって、ICカードを異なるアドレス方式のアプリケーションに対応させるためには、これらアドレス方式を個々に管理するマイクロチップをカード内に具備しなければならないが、こうした場合、該カードのコスト上昇などの様々な不都合を招致する。このため、現実的には、ICカードのアドレス方式に対応したアプリケーションでなければ、カードのデータにアクセスすることができないという欠点があった。この発明は上述した事情に鑑みてなされたもので、アドレス方式が異なるアプリケーションに容易に対応することができるICカードを提供することを目的としている。

#### [0005]

【課題を解決するための手段】この発明は、図1に示すように、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、前記アドレス空間毎にアドレス方式を識別する属性情報 b を設けた記憶手段 a と、前記属性情報 b に対応したアドレス方式で入出力制御する制御手段 c とを具備することを特徴としている。【0006】

【作用】上記構成によれば、記憶手段 a には、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、このアドレス空間毎にアドレス方式を識別する属性情報 b が設けられ、制御手段 c が前配属性情報 b に対応したアドレス方式に従って入出力制御を行う。これにより、アドレス方式が異なるアプリケーションに対応可能となる。

#### [0007]

【実施例】以下、図面を参照してこの発明の実施例について説明する。

#### A. 実施例の構成

図2は、この発明による一実施例の構成を示すプロック 図である。この図に示すように、ICカード11は、カードリーダライタ21との間でコマンド、データの送受 信を行うI/O12と、これらのコマンド処理、あるいはデータ処理のプログラムやデータなどが格納されるEEPROM13と、データ通信の制御およびこれらのプログラムに基づいてのデータ処理を行うCPU14と、このCPU14のワークエリアとして用いられるRAM 15とを具備してなる。

【0008】また、このICカード11との間でデータの授受を行うカードリーダライタ21は、I/O21と、ROM23と、CPU24と、RAM25とから構成されている。なお、このカードリーダライタ21は、通信回線を介し、ホストコンピュータ側とデータ通信できるようになっている。

50 [0009] このICカード11において、EEPRO

3

M13の記憶エリアは、システム情報を格納しておくシ ステム領域と、ユーザ情報を格納しておくユーザ領域と に分れており、さらに、図3に示すファイル構造となっ ている。図3に示すように、この I Cカード11は、シ ステムディレクトリSDの下に3つのルートディレクト リRT1~RT3を構成しており、これらによってファ イル管理がなされている。ここで、ディレクトリRT1 は前述した物理アドレス方式のファイルが管理される領 域、ディレクトリRT2は前述した論理アドレス方式の ファイルが管理される領域、また、ディレクトリRT3 は前述したレコード管理方式のファイルが管理される領 域である。このように、この実施例によるICカード は、メモリの所定エリアが3分割され、それぞれ各アド レス方式により管理されるように構成されている。な お、このICカードには、CPUが具備され、これによ り各アドレス方式のファイル管理がなされるように構成。

【0010】これらディレクトリRT1~RT3は、それぞれ図4に示すフォーマットでアドレス管理情報が登録されている。すなわち、図4(イ)は物理アドレス方式の管理フォーマットを示し、図4(ハ)はレコード管理方式の管理フォーマットを示している。この図において、F1~Fnは、上記の各フォーマットを形成する所定バイト長のフレームである。例えば、F1はファイル名が登録される8パイト長のフレーム、F2は上述したアドレス方式を識別するための格納形式が登録される1パイト長のフレームである。また、F3はフレームF1に定義されたファイル名の先頭アドレスが登録されるフレームである。なお、Fnはプロックチェックコードであり、このアドレス管理情報をチェックする際に用いられる。

【0011】図5は、上記フレームF2の記述形式を示 す図である。この図に示すように、 1 パイト中の下位 3 ビットでアドレス方式を識別するようになっている。こ のフレームF2において、例えば、下位3ピットが「0 01」の場合には物理アドレス方式、「010」の場合 には論理アドレス方式、「100」の場合にはレコード 管理方式を各々表わす。そして、この下位3ビットが物 理アドレス方式を表わしている時には、図4(イ)のフ 40 レームF4, F5, F6はいずれも未使用となる。一 方、下位3ピットが論理アドレス方式を表わしている場 合、図4(口)のフレームF5には、アドレスポインタ が登録されると共に、フレームF6にエリアサイズが登 録される。このアドレスポインタとは、論理アドレスを 絶対 (物理) アドレスに変換する際に用いられる変換テ ープルの入力番地を指し示すものである。さらに、下位 3ピットがレコード管理方式を表わしている場合、図4 (ハ) のフレームF4には、格納レコード数が登録さ れ、かつ、フレームF5に次レコード番号、フレームF 50

6にレコードサイズがそれぞれ登録される。 【0012】B. 実施例の動作

次に、上記構成によるICカード11にアクセスする場 合の動作について図6~図20を参照し、説明する。な お、この動作説明においては、ICカード11がカード リーダライタ21にセットされ、該カードリーダライタ 21により所定のファイルがアクセスされるものとす る。まず、カードリーダライタ21にICカード11が セットされると、該カード内部に搭載されたCPU14 10 が起動する。これにより、図6に示すメインルーチンが 開始し、ステップSalに進む。ステップSalでは、 イニシャライズが行われ、この結果、各種内部レジスタ などがリセットされた後、カードリーダライタ21側に 対してATR情報(リセットした旨を表わす情報)が出 力される。次に、ステップSa2に進むと、CPUはカ ードリーダライタ側からコマンドを受けるまで待機状態 となる。ここで、カードリーダライタ側から後述する各 種コマンドを受けると、ステップSa2の判断結果が 「YES」となり、次のステップSa3に進む。ステッ プSa3では、受けたコマンドに応じたコマンド処理ル ーチンが実行される。そして、ステップSa4では、こ のコマンド処理ルーチンの実行結果を所定のフォーマッ トに基づくレスポンスデータとしてカードリーダライタ 側へ送出する。そして、以後、上述したステップSa2 ~Sa4を繰り返す動作となる。

【0013】以下では、このようなステップSa2~Sa4の動作において、前述した各アドレス方式のファイルにアクセスする場合について詳述する。

## ①所定のファイルを開く場合の動作

この場合、カードリーダライタ21側からICカード1 1 ヘオープンコマンドが供給される。なお、このオープ ンコマンドのコマンドフォーマットは図8(イ)に示す 通りである。このようなオープンコマンドが供給される と、前述したメインルーチンにおけるステップSa2の 判断結果が「YES」となり、ステップSa3に進む。 これにより、図7に示すオープンコマンド処理ルーチン が起動され、ステップSb1に進む。ステップSb1で は、ステイタスデータSTS1を「0」とし、次のステ ップSb2へ進む。ここで、ステイタスデータSTS1 とは、コマンド処理ルーチンにおけるエラーの有無を表 わすデータである。ステップSb2では、上記オープン コマンドに付与されるファイル名FNに基づいて、前述 のルートディレクトリRT1~RT3をサーチする。そ して、ステップSb3では、サーチした結果、ファイル 名FNに該当するファイルが存在しているか否かを判断 する。ここで、ファイル名FNに該当するファイルが存 在する場合には、判断結果が「YES」となり、次のス テップSb4へ進む。ステップSb4では、ファイルが 存在するディレクトリのフレームF3にファイルの先頭 アドレスをセットする。次いで、ステップSb5では、

このディレクトリのアドレス管理情報を読み出し、この ルーチンを終了する。

【0014】一方、上述したステップSb3の判断結果 が「NO」の場合、すなわち、オープンコマンドに付与 されたファイル名FNに該当するファイルが存在しない 場合には、ステップSb6に進む。ステップSb6で は、ステイタスデータSTS1に「4」を加算し、この ルーチンを終了する。そして、CPU14の処理は、こ のオープンコマンド処理ルーチンからメインルーチンに 戻り、レスポンス送信処理(ステップSa4)が行われ 10 る。この場合のレスポンス送信処理では、図8(口)に 示すフォーマットのレスポンスデータが I Cカード11 からカードリーダライタ21側へ送出される。ここで、 ステイタスデータSTS1が「4」であると、カードリ ーダライタ21側は該当するファイルが存在しない旨の エラー表示を行う。

【0'015】②物理アドレス方式のファイルにアクセス する場合の動作

上述したオープンコマンド処理によって開かれたファイ ルが物理アドレス方式で管理されている場合には、以下 20 に示す読み出し動作および書込み動作が行われる。

#### a. 読み出し動作

この読み出し動作では、カードリーダライタ21側から ICカード11へ図10 (イ) に示すフォーマットの読 み出しコマンドが供給される。このような読み出しコマ ンドが供給されると、図9に示す読み出しコマンド処理 ルーチンが起動され、CPU14の処理がステップSc 1に進む。ステップSc1では、ステイタスデータST S1を「0」とし、次のステップSc2へ進む。ステッ JSc2では、ディレクトリRT1のフレームF2が物 30 理アドレスを表わす格納形式であるか否かを判断する。 そして、フレームF2の下位3ピットが「001」であ る場合には、この判断結果が「YES」となり、ステッ プSc3に進む。ステップSc3では、読み出しコマン ドに付与されたアドレスRAを読み取り、これを内部レ ジスタにセットする。次に、ステップSc4では、この アドレスRAから順次ファイルのデータを読み出す。こ の読み出しの際には、読み出しコマンドに含まれるデー 夕長LEN (図10 (イ) 参照) を読み出し単位として いる。次いで、ステップSc5では、データ長LEN毎 40 の読み出しにおいて、アドレスエラーがあるか否かを判 断する。そして、エラーが無い場合には、ステップSc 6に進み、読み出したデータを図示していない出力パッ ファにセットし、このルーチンを終了する。

【0016】一方、上述したステップSc2の判断結果 が「NO」の場合、すなわち、このファイルが物理アド レス方式でない場合には、ステップSc7に進み、ステ イタスデータSTS1に「1」を加算する。また、読み 出し時にアドレスエラーがあった場合には、ステップS c5の判断結果が「NO」となり、ステップS c8に進 50 前述したオープンコマンド処理によって開かれたファイ

み、このステイタスデータSTS1に更に「1」を加算 する。そして、CPU14の処理がメインルーチンのレ スポンス送信処理 (ステップSa4) に移行すると、図 10 (ロ) に示すフォーマットによるレスポンスデータ・ が I Cカード 1 1 側からカードリーダライタ 2 1 側へ送 出される。この結果、読み出しデータがカードリーダラ イタ21側に受取られることになる。なお、このレスポ ンスデータにおけるステイタスデータSTS1が「2」 の場合、カードリーダライタ21側は、上述した読み出 しコマンド処理にエラーがあったとしてエラー表示を行

#### 【0017】b. 書込み動作

この書込み動作では、カードリーダライタ21側から I Cカード11へ図12 (イ) に示すフォーマットの書込 みコマンドが供給される。このような書込みコマンドが 供給されると、図11に示す書込みコマンド処理ルーチ ンが起動され、ステップSd1に進む。ステップSd1 では、ステイタスデータSTS1を「0」とし、次のス テップSd2へ進む。ステップSd2では、ディレクト リRT1のフレームF2が物理アドレスを表わす格納形 式であるか否かを判断する。そして、フレームF2の下 位3ピットが「001」である場合には、この判断結果 が「YES」となり、ステップSd3に進む。ステップ Sd3では、售込みコマンドに付与された書込みアドレ スWAを読み取り、これを内部レジスタにセットする。 次に、ステップSd4では、オープンしたファイルの書 込み領域が不足しているか否かを判断する。そして、書 込み領域が不足していない場合には、ここでの判断結果 が「NO」になり、次のステップSd5に進む。ステッ プSc5では、書込みアドレスWAから順次、書込みコ マンドに付与された書込みデータWDの書込みが行わ れ、このルーチンを終了する。

【0018】一方、上述したステップSd2の判断結果 が「NO」の場合、すなわち、このファイルが物理アド レス方式でない場合には、ステップSd6に進み、ステ イタスデータSTS1に「2」を加算する。また、ファ イルの書込み領域が不足している場合には、ステップS d4の判断結果が「YES」となり、ステップSd7に 進み、このステイタスデータSTS1に更に「1」を加 算する。そして、CPUの処理がメインルーチンのレス ポンス送信処理 (ステップSa4) に移行すると、図1 2 (ロ) に示すフォーマットのレスポンスデータが I C カード11からカードリーダライタ21側へ送出され る。ここで、このレスポンスデータのステイタスデータ STS1が「3」の場合、カードリーダライタ21側は 上述した書込みコマンド処理にエラーがあったとしてエ ラー表示を行う。

【0019】③論理アドレス方式のファイルにアクセス する場合の動作

7

ルが論理アドレス方式で管理されている場合には、以下 に示す読み出し動作および書込み動作が行われる。

### a. 読み出し動作

この読み出し動作では、カードリーダライタ側からICカードへ図15(イ)に示すフォーマットの読み出しコマンドが供給される。このような読み出しコマンド処理ルーチンが起動され、CPU14の処理がステップSe1には、ステップSe1では、スティクスデータSTS1を「0」とし、次のステップSe2へ進む。ステップSe2では、ディレクトリRT2のフレームF2が論理アレスを表わす格納形式で記述されているかを判断する。そして、このフレームF2の下位3ピットが「010」である場合には、この判断結果が「YES」なり、ステップSe3に進む。ステップSe3では、ケープンレーンティルの先頭アドレスをセットする。次にレスポインタの値を内部レジスタにセットする。

【0020】次いで、ステップSe5では、セットされ た先頭アドレスを前記アドレスポインタに応じて絶対ア ドレスに変換し、この絶対アドレスから順次、ファイル のデータを読み出す。この読み出しの際には、読み出し コマンドに含まれるデータ長LEN(図15(イ)参 照)を読み出し単位としている。次に、ステップS e 6 では、読み出し時にファイル終端を表わすEOFコード を検出したか否かが判断される。ここで、このEOFコ ードが検出されない場合には、ファイル終端ではないの で、EOFエラーとはならず、この判断結果は「NO」 となり、次のステップSe7に進む。そして、ステップ Se7では、読み出したデータを図示していない出力パ 30 ッファにセットする。続いて、ステップSe8では、読 み出し完了後の論理アドレスを示すように、前述したフ レームF3のアドレスポインタを更新し、このルーチン を終了する。

[0021] 一方、上述したステップSe2の判断結果 が「NO」の場合、すなわち、このファイルが論理アド レス方式でない場合には、ステップSe9に進み、ステ イタスデータSTS1に「1」を加算する。また、読み 出し時にファイル終端となってしまい、EOFエラーが 発生した場合には、上述したステップSe6の判断結果 40 が「YES」となってステップSel0に進み、このス テイタスデータSTS1に更に「1」を加算する。そし て、CPU14の処理が前述したメインルーチンのレス ポンス送信処理(ステップSa4)に移行すると、図1 5 (ロ) に示すフォーマットによるレスポンスデータが I Cカード11からカードリーダライタ21側へ送出さ れる。これにより、読み出しデータがカードリーダライ タ21側に受取られることになる。一方、このレスポン スデータのステイタスデータSTS1が「2」の場合、 カードリーダライタ21側は、上述した読み出しコマン 50

ド処理にエラーがあったとしてエラー表示を行う。 【0022】 b. 書込み動作

この書込み動作では、カードリーダライタ側から I Cカードへ図 1 6 (イ)に示すフォーマットの書込みコマンドが供給される。このような書込みコマンドが供給されると、図 1 4 に示す書込みコマンド処理ルーチンが起動され、ステップS f 1 に進む。ステップS f 1 では、スティタスデータSTS 1 を「0」とし、次のステップS f 2 では、ディレクトリRT 2 のフレームF 2 が論理アドレスを表わす格納形式であるか否かを判断する。そして、フレームF 2 の下位 3 ピットが「0 1 0」である場合には、この判断結果が「YES」となり、ステップS f 3 には、オープンしたファイルの先頭アドレスをセットし、続いて、ステップS f 4 では、ディレクトリRT 2 のフレームF 5 に登録されるアドレスポインタの値を参照し、この値を内部レジスタにセットする。

【0023】次に、ステップSf5では、ファイルの書 込み領域が不足しているか否かを判断する。そして、書 込み領域が不足していない場合には、ここでの判断結果 が「NO」になり、次のステップSf6に進む。ステッ プSf6では、セットされた先頭アドレスを前記アドレ スポインタに応じて絶対アドレスに変換し、この絶対ア ドレスから順次、書込みコマンドに付与された書込みデ ータWDの書込みを行う。次いで、ステップSf7で は、書込み完了後の論理アドレスを示すように、前述し たフレームF3のアドレスポインタを更新し、このルー チンを終了する。一方、上述したステップSf2の判断 結果が「NO」の場合、すなわち、このファイルが論理 アドレス方式でない場合には、ステップSf8に進み、 ステイタスデータSTS1に「2」を加算する。また、 ファイルの書込み領域が不足している場合には、ステッ プSf5の判断結果が「YES」となってステップSf 9 に進み、このステイタスデータSTS1に更に「1」 を加算する。

[0024] そして、CPU14の処理が前述したメインルーチンのレスポンス送信処理(ステップSa4)に移行すると、図16(ロ)に示すフォーマットのレスポンスデータがICカード11側からカードリーグライタ21側へ送出される。ここで、このレスポンスデータのステイタスデータSTS1が「3」の場合、カードリーグライタ21側は、上述した書込みコマンド処理にエラーがあったとしてエラー表示を行う。

【0025】④レコード管理方式のファイルにアクセス する場合の動作

前述したオープンコマンド処理によって開かれたファイルがレコード管理方式で管理されている場合には、以下に示す読み出し動作および書込み動作が行われる。

#### a. 読み出し動作

50 この読み出し動作では、カードリーダライタ側からIC

カードへ図19 (イ) に示すフォーマットの読み出しコ マンドが供給される。なお、このフォーマットにおける レコード番号Nは、読み出すレコードの番号を指定する ものである。このレコード番号Nが「O」である時は、 次のレコード番号を指し、通常は、読み出しするレコー ド番号を1~255の範囲で表わす。このような読み出 しコマンドが供給されると、図17に示す読み出しコマ ンド処理ルーチンが起動され、ステップSg1に進む。 ステップSg1では、ステイタステータSTS1を 「0」とし、次のステップSg2へ進む。ステップSg 2では、ディレクトリRT3のフレームF2がレコード 管理を表わす格納形式で記述されているか否かを判断す る。そして、このフレームF2の下位3ピットが「10 0」である場合には、この判断結果が「YES」とな り、ステップSg3に進む。ステップSg3では、オー プンしたファイルにおけるレコードの先頭アドレスをフ レームF3から読み出す。そして、ステップSg4で は、上記レコード番号Nが「0」であるか否かを判断す る。ここで、レコード番号Nが「O」でない場合には、 判断結果が「NO」になり、次のステップSg6に進 20 む。一方、レコード番号Nが「0」であると、この判断 結果が「YES」となり、ステップSg5に進む。ステ ップSg5では、フレームF5に登録された次レコード 番号を読み取り、これを内部レジスタにセットする。

【0026】次に、ステップSg6では、フレームF4 から読み出した格納レコード数が、読み出しを行うレコ ード番号N以上であるか否か、つまり、読み出しするレ コード番号Nが妥当な値であるかどうかを判断する。こ こで、このレコード番号が妥当な値である場合には、判 断結果が「YES」となり、次のステップSg7に進 30 む。ステップSg?では、フレームF6のレコードサイ ズを読み取り、このレコードサイズと、レコード番号N および先頭アドレスとから、読み出しを開始すべき絶対 アドレスを求める。すなわち、レコードサイズと次レコ ード番号 (N-1) とを乗じ、この結果を先頭アドレス に加算する処理がなされる。そして、ステップSg8で は、こうした処理により求められた絶対アドレスから順 次、レコードのデータを読み出す。次いで、ステップS g 9 では、この読み出したデータを図示していない出力 バッファにセットし、このルーチンを終了する。

【0027】一方、上述したステップSg2の判断結果 が「NO」の場合、すなわち、このファイルがレコード 管理方式によらない場合には、ステップSg10に進 み、ステイタスデータSTS1に「2」を加算する。ま た、読み出しレコード番号が格納レコード数より小さ く、不正なものである時には、上述したステップSg6 の判断結果が「NO」となってステップSg11に進 み、このステイタスデータSTS1に更に「1」が加算 される。そして、CPU14の処理が前述したメインル ーチンのレスポンス送信処理(ステップS a 4)に移行 50 録される格納レコード数を1 インクリメントし、このル

すると、図1'9 (ロ) に示すフォーマットによるレスポ ンスデータが I Cカード 1 1 からカードリーダライタ 2 🕆 1側へ送出される。これにより、読み出したデータがカ ードリーダライタ21側に受取られることになる。とこ ろで、このレスポンスデータのステイタスデータSTS 1が「3」となった場合、カードリーダライタ21は、 上述した読み出しコマンド処理にエラーがあったとして エラー表示を行う。

10

【0028】b. 書込み動作

この書込み動作では、カードリーダライタ側からICカ ードへ図20(イ)に示すフォーマットの書込みコマン ドが供給される。なお、このフォーマットにおけるレコ ード番号Nは、書込みを行うレコード番号を指定するも のである。このような書込みコマンドが供給されると、 図18に示す書込みコマンド処理ルーチンが起動され、 ステップSj1に進む。まず、ステップSj1では、ス テイタスデータSTS1を「0」とし、次のステップS j 2 へ進む。ステップS j 2では、ディレクトリRT3 のフレームF2がレコード管理を表わす格納形式で記述 されているか否かを判断する。そして、このフレームF 2の下位3ピットが「100」である場合には、この判 断結果が「YES」となり、ステップSJ3に進む。ス テップS J 3 では、オープンしたファイルにおけるレコ ードの先頭アドレスをフレームF3から読み出し、これ を内部レジスタにセットする。次いで、ステップS J 4 では、書込みコマンドに付与されたレコード番号Nが 「0」であるか否かを判断する。ここで、レコード番号 Nが「0」でない場合には、判断結果が「NO」にな り、次のステップSg6に進む。一方、レコード番号N が「O」であると、この判断結果が「YES」となり、 ステップSj5に進む。ステップSj5では、フレーム F 5 に登録されたレコード番号より1大きい次のレコー ド番号を内部レジスタにセットし、次のステップS J 6 に進む。

【0029】ステップSj6では、フレームF4から読 み出した格納レコード数が、書込みを行うレコード番号 N以上であるか否か、すなわち、書込みを行うレコード 番号Nが妥当な値であるかどうかを判断する。ここで、 このレコード番号が妥当な値である場合には、判断結果 40 が「YES」となり、次のステップS」7に進む。ステ ップSj7では、フレームF6に登録されたレコードサ イズを読み取り、このレコードサイズと、レコード番号 Nおよび先頭アドレスとから、書込みを開始する絶対ア ドレスを求める。すなわち、レコードサイズと次レコー ド番号 (N-1) とを乗じ、この結果を先頭アドレスに 加算する処理がなされる。そして、ステップSj8で は、こうした処理により求められた絶対アドレスから順 次、書込みコマンドに付与された書込みデータWDを書 込む。次いで、ステップS j 9では、フレームF 4に登 ーチンを終了する。

【図3】同実施例におけるで、告述したステップSj6において、書込みを行うレコード番号Nが不正な値であると、判断結果が「NO」となり、ステップSj10に進む。ステップSj10では、フレームF6に登録されたレコードサイズに基づき、ファイル中にレコードエリアを確保する際に、書込み領域が不足しているか否かを判断する。ここで、書込み領域が不足しているか否かを判断する。ここで、書込み領域が足りた場合には、この判断結果が「NO」となり、次のステップSj12 (図6)同実施例におけるとで、表示するには、この判断結果が「NO」となり、次のステップSj12 (図7)同実施例におけるとで、現在のレコード番号を1インクリメントし、上記ステップSj7に進む。これにより、新たなレコードに書込みが行われることになる。 (図9)同実施例におけることになる。 (図9)同実施例におけることになる。 (図9)同実施例におけることになる。

【0031】一方、上述したステップS 12の判断結果 が「NO」の場合、すなわち、このファイルがレコード 管理方式によらない場合には、ステップS 1 1 3 に進 み、ステイタスデータSTS1に「1」を加算する。ま た、レコードエリアを拡張する際に、書込み領域が不足 した時には、上記ステップSj11の判断結果が「YE 20 S」となってステップS 1 1 4 に進み、このステイタス データSTS1に更に「2」を加算する。そして、CP U14の処理が前述したメインルーチンのレスポンス送 信処理(ステップSa4)に移行すると、図20(口) に示すフォーマットによるレスポンスデータがICカー ド11からカードリーダライタ21側へ送出される。と ころで、このレスポンスデータのステイタスデータST S1が「3」となった場合、カードリーダライタ21 は、上述した読み出しコマンド処理にエラーがあったと してエラー表示を行う。

【0032】このように、上述した実施例にあっては、各アドレス方式に対応させたファイルをICカードに具備させると共に、各アドレス方式に応じた読み出しコマンドおよび書込みコマンドを実行することができるので、どのようなカードリーダライタのアプリケーションにも対応可能になっている。

#### [0033]

【発明の効果】以上説明したように、この発明によれば、記憶手段には、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、このアドレ 40 ス空間毎にアドレス方式を識別する属性情報が設けられ、制御手段が前記属性情報に対応したアドレス方式に従って入出力制御を行うので、アドレス方式が異なるアプリケーションに容易に対応することができる。

#### 【図面の簡単な説明】

【図1】この発明の構成を示す機能プロック図。

12

【図2】この発明の一実施例の構成を示すプロック図。

【図3】同実施例におけるファイル構造を示す図。

【図4】同実施例におけるディレクトリRT1~RT3 のフォーマットを示す図。

【図 5】同実施例におけるフレームF2の格納形式の一例を示す図。

【図 6】同実施例におけるメインルーチンを示すフローチャート。

[図7] 同実施例におけるオープンコマンド処理ルーチンを示すフローチャート。

【図8】同実施例におけるオープンコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す 図。

【図9】同実施例における物理アドレス方式の読み出し コマンド処理ルーチンを示すフローチャート。

【図10】同実施例における物理アドレス方式時の読み出しコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図11】同実施例における物理アドレス方式の書込み コマンド処理ルーチンを示すフローチャート。

【図12】同実施例における物理アドレス方式時の書込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図13】同実施例における論理アドレス方式の読み出しコマンド処理ルーチンを示すフローチャート。

【図14】同実施例における論理アドレス方式の書込み コマンド処理ルーチンを示すフローチャート。

【図15】同実施例における論理アドレス方式時の読み 出しコマンド及び該コマンドに対するレスポンスデータ 30 のフォーマットを示す図。

【図16】同実施例における論理アドレス方式時の書込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図17】同実施例におけるレコード管理方式の読み出 しコマンド処理ルーチンを示すフローチャート。

【図18】同実施例におけるレコード管理方式の書込み コマンド処理ルーチンを示すフローチャート。


【図19】同実施例におけるレコード管理方式時の読み 出しコマンド及び眩コマンドに対するレスポンスデータ 7 のフォーマットを示す図。


【図20】同実施例におけるレコード管理方式時の書込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。


【符号の説明】

13 EEPROM (記憶手段)

14 CPU (制御手段)








4718 JIXAL. STS1 STS2 (D) CLS COD LEN (1) (1) 【図12】 【図10】 LEN TELZ COD PFLZWA (イ) (1) CLS COD (2) (1)(1)(1)(D) CLS COD STS I STS2 CLS COD STS I STS2 (D)


[図8]






【図15】

[図16]





【図11】



【図19】


(ロ) CLS COD STS I STS2 LEN データ

【図20】


(イ) CLS COD ロード 書き込みデータWD

(D) CLS COD STSI STS2


【図13】



【図14】



【図17】



[図18]

